Architecture des circuits analogiques
Ref: 3SQ4020
Description
L’objectif de ce cours est de présenter les architectures les plus répandues et utilisées en électronique analogique depuis les montages simples jusqu’aux systèmes analogiques complets. Les architectures abordées partent du montage à 1 seul transistor (montage source commune, drain commun, grille commune, interrupteurs), en passant par des assemblages de ces circuits (OTA à 1 ou 2 étages, bandgap reference voltage, transmission gate, multiplieur, additionneur/soustracteur, comparateur…) jusqu’aux systèmes où chacun des blocs comprend plus de 10 transistors (filtre Gm-C, PLL, conversion analogique-numérique…).
Pour faciliter la compréhension, et préparer au métier de concepteur, l’étude de chaque architecture se base sur une étude des blocs et des systèmes complets mis en œuvre sous LtSpice avec des modèles réels de transistors ou de composants du marché.
Enfin, pour illustrer la réalité du métier de concepteur électronique analogique dans l’industrie, un/des intervenant(s) d’Elsys Design viennent présenter leur parcours, leur métier et des études de cas au cours d’un séminaire d’1h30.
Pour faciliter la compréhension, et préparer au métier de concepteur, l’étude de chaque architecture se base sur une étude des blocs et des systèmes complets mis en œuvre sous LtSpice avec des modèles réels de transistors ou de composants du marché.
Enfin, pour illustrer la réalité du métier de concepteur électronique analogique dans l’industrie, un/des intervenant(s) d’Elsys Design viennent présenter leur parcours, leur métier et des études de cas au cours d’un séminaire d’1h30.
Période(s) du cours
SM10
Prérequis
Il est nécessaire d’avoir suivi la séquence de dominante SCOC, ou d’avoir un M1 en Electronique équivalent au Master E3A de l'Université Paris Saclay ou un M1 d'une école partenaire.
Syllabus
CM1/TD1 : les montages élémentaires (architecture, études petits signaux, propriétés) et à 2 transistors : source commune, drain commun, grille communes + cascode télescopique + référence de tension
CM2/TD2 : les montages à plusieurs transistors (1) : miroir de courant, OTA à 1 étages puis 2 étages (Miller)
CM3/TD3 : les montages à plusieurs transistors (2) + switches : transmission gate, multiplieur, additionneur/soustracteur, comparateur
CM4/TD4 : les filtres Gm-C, gyrateurs : méthode des intégrateurs, traduction de fonction de transfert en filtre OTA-C
CM5/TD5 : architecture de PLL/synthétiseur de fréquence : étude système de la PLL : modèle linéaire, stabilité, puis introduction aux différents blocs au niveau transistor : comparateur phase-fréquence, oscillateur, charge-pump…
Séminaire ELSYS DESIGN : parcours d’un(e) ingénieur(e), présentation métier, étude de cas illustratifs de conception de système analogique en projet entreprise.
TP conception de système analogique : 2 sujets d’étude seront proposés avec des domaines applicatifs différents. Pour chaque sujet une phase de dimensionnement/simulation sera à effectuer sous LtSpice avec les modèles réels de transistors ou de composants du marché.
Composition du cours
Cours magistraux et travaux dirigées couplés à des séances de travaux pratiques.
Ressources
Ce cours se base sur :
- 15h00 de cours (CM) et exercices (TD)
- un séminaire entreprise (ELSYS DESIGN) de 3h00
- 6h00 de TP avec LtSpice
- 15h00 de cours (CM) et exercices (TD)
- un séminaire entreprise (ELSYS DESIGN) de 3h00
- 6h00 de TP avec LtSpice
Résultats de l'apprentissage couverts par le cours
A l’issu de ce cours les étudiants devront être capable de :
- Proposer des architectures adaptées à une application
- Prédire les ordres de grandeurs et les compromis pour chaque architecture
- Comprendre/calculer les montages comprenant une dizaine de transistors CMOS
- Proposer des architectures adaptées à une application
- Prédire les ordres de grandeurs et les compromis pour chaque architecture
- Comprendre/calculer les montages comprenant une dizaine de transistors CMOS
Support de cours, bibliographie
T. C. Carusone, D. A. Johns, and K. W. Martin, Analog Integrated Circuit Design, 2nd ed. Danvers, MA: John Wiley & Sons, Inc., 2012.
B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw Hill, 2003.
R. Jacob Baker, CMOS Circuit Design, Layout, and Simulation, 3rd ed., John Wiley & Sons, Inc., IEEE Press, 2010.